2019年演算増幅器設計コンテスト

シミュレーションの部では,参加者が設計した演算増幅器の特性を計算機シミュレーションによって評価し,参加者の回路設計技術を競います。

審査部門と評価方法

本年は以下の4部門について作品の応募を受け付けます。

部門1, 2, 3 は、回路要件を満たしている作品の得点を次に示す評価式で算出し、得点の大きい順に仮順位をつけます。 最終順位は仮順位や回路図などを総合的に判断し、審査会において決定します。 また、審査会にて特に優れていると判断された参加者に最優秀賞を授与します。

直流利得、同相除去比、電源電圧除去比は、デシベル値で評価されます。

部門4は、他の部門と異なり、試作の部で用いているフェニテックセミコンダクタ社のプロセスパラメータを使って設計していただきます。評価は評価式ではなく、指定した審査項目によって行なわれます。

部門 1: スルーレート・消費電流・同相入力範囲・直流利得 部門

得点=(スルーレート\times同相入力範囲\times直流利得)/消費電流

部門 2: 消費電力・出力抵抗・入力換算雑音・利得帯域幅積・位相余裕 部門

得点=(利得帯域幅積\times位相余裕)/(消費電力^2\times出力抵抗\times入力換算雑音)

部門 3: 電源電圧変動除去比・同相除去比・直流利得・電源電圧 部門

得点=(電源電圧変動除去比\times同相除去比)/(直流利得^2\times電源電圧)

注: PSRR, CMRR, 直流利得はいずれも dB ではなく真値で計算します。

部門 4: デザイン部門

指定された回路構成において,消費電力を競う。詳細はデザイン部門概要をご覧ください。

部門1〜3

回路が満たすべき特性

本コンテストに参加するためには設計する演算増幅器が下記の要件を満たす必要があります。 各評価項目については、「評価項目詳細」をご覧ください。

電源電圧
rail-to-rail電圧が3\mathrm{V}以下(i)
消費電流
規定条件下(ii)にてバイアス電流の変動が50\%以下
消費電力
100\mathrm{mW}以下
直流利得
40\mathrm{dB}以上
位相余裕
45^\circ以上
利得帯域幅積
1\mathrm{MHz}以上
スルーレート
立ち上がり立ち下がりともに絶対値が0.1\mathrm{V}/\mu\mathrm{s}以上
全高調波歪
1\%以下
同相除去比
40\mathrm{dB}以上
電源電圧変動除去比
V_{DD}側, V_{SS}側いずれか悪い側の0.1\mathrm{Hz}での値が40\mathrm{dB}以上
出力電圧範囲
0\mathrm{V}を中心とする出力電圧が正負電源電圧の5\%以上
同相入力範囲
0\mathrm{V}を中心とする同相入力が正負電源電圧の5\%以上
占有面積
1{\mathrm{mm}}^2以下
  1. 本来のデバイス耐圧は1.8\mathrm{V}ですが、初めて設計する学生も参加しやすいように本コンテストでは特別に3\mathrm{V}までの電源電圧の使用を許可します。1.8\mathrm{V}より高い電圧を使用するとシミュレーションでは警告がでるかもしれませんが無視してください。

  2. 以下のすべての組み合わせでシミュレーションを行います。

    lowtyphigh
    温度 -40^\circ\mathrm{C}25^\circ\mathrm{C}80^\circ\mathrm{C}
    電源電圧 \mathrm{typ} - 10\% 設計値 \mathrm{typ} + 10\%

    例えば、電源電圧の設計値が3\mathrm{V}の場合、low側が2.7\mathrm{V}、high側が3.3\mathrm{V}の電源電圧で計9回のシミュレーションを行い、バイアス電流の変動がtypのバイアス電流に対して\pm 50\%以内であればこの要件を満たします。

評価項目共通のシミュレーション条件

プロセスパラメータ

本コンテストは過去にMOSISにて公開されていたTSMC社 CMOS 0.18\mu\mathrm{m}のプロセスパラメータに以下の修正を加えたものを利用してシミュレーションを行います。

  • 1/f雑音(フリッカ雑音)に関するパラメータAF,KFを追記する。

    nチャネルMOSFET
    AF=0.9 KF=2E-24
    pチャネルMOSFET
    AF=1.0 KF=2E-25

使用するパラメータはこちらからダウンロードしてください。

このモデルパラメータには、MOSトランジスタのバルク端子とドレイン端子およびソース端子間のpn接合ダイオードのモデルが含まれていません。このpn接合に順方向バイアス電圧が掛かると、ダイオードがオンになり大きな電流が流れます。シミュレーションではこの現象が発生しませんが、審査の際には考慮されますので、バルク・ソース間およびバルク・ドレイン間電圧が0.6\mathrm{V}を超えないようにしてください。

使用可能な素子値およびサイズ

MOSトランジスタ

最小チャネル長
0.18\mu\mathrm{m}
最大チャネル長
チャネル幅の10倍または50\mu\mathrm{m}
最小チャネル幅
0.27\mu\mathrm{m}
サイズ刻み幅
0.01\mu\mathrm{m}

容量

最小容量値
0.1\mathrm{pF}

抵抗

単位抵抗値
50\Omega
最小抵抗値
1\Omega
最大合計抵抗値
100\mathrm{M}\Omega

1\Omega以上の抵抗値でも例えば10.1\Omegaなど、1\Omega以下の端数を含む抵抗値は不可です。

部門4

デザイン部門概要をご覧ください。

シミュレータ

全ての部門に共通した設定です。使用するシミュレータはシノプシス社のHspice ver. G-2012.06-SP2 64bit (OS:Linux CentOS 6.2)です。シミュレーションの際に以下のオプションを設定しています。

  • INGOLD=2
  • NUMDGT=5
  • MEASDGT=5
  • CONVERGE=1
  • DCON=1
  • POST
  • UNWRAP
  • STRICT_CHECK=1
  • SYMB=1
  • NOMOD
  • CPTIME=180

その他の条件

  • 特に記述が無い場合は申告した電源電圧および設定温度25^\circ\mathrm{C}でシミュレーションを行います.
  • 全てのシミュレーションは正と負の電源電圧を用いることを前提とし,評価回路の同相電位は0\mathrm{V}です.

電源電圧

評価する値
応募者が申告した電源電圧
要件
rail-to-rail電源電圧が3\mathrm{V}以下
説明

作品を投稿する際にネットリストの中に

.PARAM psvoltage=○○V

という一行があります。この行は使用している電源電圧を宣言するためのものであり、評価システムはこれを読み取り、申告されている電源電圧として認識しています。両電源(正と負の電源電圧)を用いて設計した場合、ここで申告する電圧は両者の絶対値の合計になります。

例えば、\pm 0.9\mathrm{V}の電源電圧を使う場合は

.PARAM psvoltage=1.8\mathrm{V}

と記述します。評価システムの中ではこの値をもとにシミュレーションで使う正と負の電源を設定します。

その他
  • 3\mathrm{V}より高い電源電圧を設定されると投稿システムが作品を受け付けません。
  • 申告された電源電圧を使用時に演算増幅器が要件を満たさない場合は審査の対象外となるので注意してください。

消費電流

評価する値
無信号時の消費電流
要件
電源電圧を申告した値およびそれの\pm 10\%、温度を-40^\circ\mathrm{C}および25^\circ\mathrm{C}80^\circ\mathrm{C}と設定した際のバイアス電流の変動が申告した電源電圧と温度25^\circ\mathrm{C}でシミュレーションした際のバイアス電流値の50\%以内である。
回路構成と条件
eval1_3.gif
R_{1}=R_{2}=10\mathrm{k}\Omega
シミュレーション方法

バイアス電流はバイアス解析命令.OPを用いてシミュレーションできますが、ここでは直流解析.DCと.MEASURE命令を併用します。



		  
.DC VIN -0.01 0.01 0.01 SWEEP half POI 3 '0.9*half' 'half'
この一行は直流掃引解析の設定です。VINを-10\mathrm{mV}から10\mathrm{mV}まで10\mathrm{mV}のステップで掃引します。また、halfは片電源電圧で、申告値の0.9、1、1.1倍、計3点の電源電圧で直流掃引行うことを意味します。
.TEMP -40 25 80
温度設定を-40, 25, 80^\circ\mathrm{C}にし、シミュレーションを3回行います。ちなみに、明記してない場合、hspiceのデフォルト設定は25^\circ\mathrm{C}です。
.MEAS DC ivdd FIND I(VDD) AT=0
VIN=0の時のV_{DD}に流れる電流をivddとして取得します。その次の1行はV_{SS}に対して同じ処理を行います。これらの命令よってivddおよびivssはそれぞれV_{DD}およびV_{SS}のバイアス電流になります。
.MEAS DC ib PARAM='max(abs(ivdd),abs(ivss))
ivddとivssの絶対値を取り、どちらか大きい方の値を変数ibに代入します。よって、ibが回路の消費電流となります。
.MEAS DC pdis PARAM='ib*2*half
消費電力を変数pdisに代入するための命令です。

サンプルネットリストを使ってシミュレーションすると拡張子mt0、mt1、mt2、三つのファイルが出力され、それぞれのファイルに各温度設定時の.MEASの結果が書いてあります。また、各ファイルには電源電圧を変化させた際の三つのバイアス電流値が記載されています。

補足:.MEASは.MEASUREを省略して書いたものです。

説明

無信号時とは図1の回路において非反転入力端子が接地される(V_{in}=0)時のことです。この時、演算増幅器がオフセット電圧を持つと負荷となっている帰還抵抗に直流電流が流れ、V_{DD}から流れでる電流またはV_{SS}に流れ込む電流のどちらかがより大きくなります。そのため、バイアス電流は両方の電源の電流をみて、大きい方を回路の消費電流とします。

その他

要件には「規定条件下にてバイアス電流の変動が50\%以下」とあります。ここでいう規定条件とは指定されている温度や電圧の組み合わせを用いてシミュレーションを行うことです。一般的に集積回路の検証ではPVT(P:process,V:voltage,T:temperature)の変動に対する回路性能を評価します。本コンテストで使用するプロセスパラメータはプロセスコーナーの情報(ばらつき情報)を持っていないため、電源電圧と温度だけをばらつかせバイアスの安定性を評価します。

消費電力

評価する値
消費電力 = 申告された電源電圧 × 消費電流
要件
100\mathrm{mW}以下
説明

消費電力は消費電流の評価結果を用いて上記式で求めます。

もちろん.OP命令でも各素子の消費電力を確認することが出来ます。消費電流を求めるためのサンプルネットリスト使えば消費電力も.MEASの結果(変数名:pdis)として出力されます。

出力抵抗

評価する値
開ループの出力抵抗(求め方は下記の説明を参照)
要件
無し
回路構成と条件
eval1_3.gif
R_{1}=R_{2}=10\mathrm{k}\Omega
シミュレーション方法

出力抵抗は伝達関数解析命令.TFを用いてシミュレーションします。



		  
.TF V(out) VIN

TFはTransfer Functionの略で、VINからV(out)までの小信号伝達を求めるための命令です。ここでの小信号伝達は直流でのものであり、利得、出力抵抗、入力抵抗の値が出力されます。

このシミュレーションで得られる出力抵抗は閉ループ時のものなので下記の説明の通りに実際の出力抵抗を求めます。

説明

演算増幅器は大きな直流利得を持つため、バイアス点を適切に定めるために必ず負帰還を掛けてシミュレーションします。上記回路では抵抗R_1R_2によって負帰還が構成されています。この状態で.TF命令を実行すると負帰還が掛かる閉ループの出力抵抗が出力されます。実際の値を得るにはシミュレーション結果を補正する必要があります。

演算増幅器の実際の出力抵抗をr_o、シミュレーション結果をr_{o_{sim}}とすると実際の出力抵抗は

r_o = \frac{1 + \beta A_{0_{sim}}}{\frac{1}{r_{o_{sim}}} - \frac{1}{R_1 + R_2} - \frac{\beta A_{0_{sim}}}{R_L}}

で求められます。但し、

A_{0_{sim}}
演算増幅器の直流利得のシミュレーション結果
r_{o_{sim}}
演算増幅器の出力抵抗のシミュレーション結果
R_L
直流利得を求めた際の負荷抵抗
\beta
帰還率=R_1/(R_1 + R_2)

です。詳しくは後述の導出過程をご覧ください。

出力抵抗の算出に便利ツールを使ってください。

その他

要件では出力抵抗の規定はありませんが最小値を0.1\Omegaと決められています。シミュレーションでは0.1\Omegaよりも小さい出力抵抗を得ることが出来ますが、実際の回路では配線やビアの抵抗などを考えると現実的な値ではありません。そのことを反映させるために規定値よりも低い出力抵抗は自動的に0.1\Omegaと評価します。

導出過程

図に示す通り、シミュレーションから求められる直流利得A_{0_{sim}} と出力抵抗r_{o_{sim}}はそれぞれ

A_{0_{sim}} = \frac{v_{o_{sim}}}{v_i}
r_{o_{sim}} = \frac{v_o}{i_{o_{sim}}}

と定義される。しかし、それぞれの真値は A_0r_o なので、シミュレーション結果を用いて真値を求める必要がある。

図(a)より、直流利得の真値 A_0

A_0 = \frac{v_o}{v_i} = \frac{r_o + R_L}{R_L}A_{0_{sim}}\mathrm{\qquad\cdots (1)}

と求められる。 一方、図(b)より出力抵抗は次のように求められる。 出力端子の節点方程式より

\frac{v_o - v_b}{r_o} = i_{o_{sim}} - \frac{v_o}{R_1 + R_2}
\frac{v_o + A_0\frac{R_1}{R_1 + R_2}v_o}{r_o} = i_{o_{sim}} - \frac{v_o}{R_1 + R_2}

が得られる。\beta = \frac{R_1}{R_1 + R_2} とし、両辺をv_oで割ると

\frac{1 + A_0\beta}{r_o} = \frac{i_{o_{sim}}}{v_o} - \frac{1}{R_1 + R_2}
\frac{1 + A_0\beta}{r_o} = \frac{1}{r_{o_{sim}}} - \frac{1}{R_1 + R_2}\mathrm{\qquad\cdots (2)}

が得られる。式(1)を式(2)に代入すると

\frac{1 + \frac{r_o + R_L}{R_L}A_{0_{sim}}\beta}{r_o} = \frac{1}{r_{o_{sim}}} - \frac{1}{R_1 + R_2}
\frac{R_L\left(1+\beta A_{0_{sim}}\right) + r_o\beta A_{0_{sim}}}{r_oR_L} = \frac{1}{r_{o_{sim}}} - \frac{1}{R_1 + R_2}
\frac{1 + \beta A_{0_{sim}}}{r_o} + \frac{\beta A_{0_{sim}}}{R_L} = \frac{1}{r_{o_{sim}}} - \frac{1}{R_1 + R_2}
\frac{1 + \beta A_{0_{sim}}}{r_o} = \frac{1}{r_{o_{sim}}} - \frac{1}{R_1 + R_2} - \frac{\beta A_{0_{sim}}}{R_L}

が得られ、出力抵抗の真値r_o

r_o = \frac{1 + \beta A_{0_{sim}}}{\frac{1}{r_{o_{sim}}} - \frac{1}{R_1 + R_2} - \frac{\beta A_{0_{sim}}}{R_L}}

と求められる。

直流利得

評価する値
入力信号の周波数が0.1\mathrm{Hz}の時の開ループ利得(求め方は下記の説明を参照)
要件
40\mathrm{dB}以上
回路構成と条件
eval2.gif
R_{F}=1\mathrm{T}\Omega,R_{L}=20\mathrm{k}\Omega,C_{F}=1\mathrm{mF}
シミュレーション方法

直流利得を求めるためには.AC命令を用いて小信号解析を行います。



		  
.AC DEC 100 0.1 10G
この命令は小信号解析を行うための命令であり、周波数を0.1\mathrm{Hz}から10\mathrm{GHz}まで掃引します。また、DEC 100は周波数が10倍変わるごとに100個データを取ります。この場合、データの間隔は等比(対数軸上で等間隔)です。
.PRINT VDB(out) VP(out)
節点outにおける振幅および位相特性を出力するための命令です。VDB()はデシベル値の振幅特性を出力し、VP()は位相特性を出力します。
.MEAS AC dcgain FIND VDB(out) AT=0.1
直流利得を変数dcgainに代入するための命令です。直流利得は周波数0.1\mathrm{Hz}における利得として評価されます。変数dcgainにはデシベル値の利得が収納されます。

利得帯域幅積と位相余裕も同じネットリストを使ったシミュレーションで求められます。両者を求めるにはCustom Explorerなど、シミュレーション結果をプロットできるソフトウェアを使ってください。

説明

直流において上記回路は1\mathrm{T}\Omegaの帰還抵抗によって負帰還構成となっているため回路の直流バイアスが定まります。入力信号の周波数が高くなるにつれて反転入力端子と接地の間に接続されている1\mu\mathrm{F}の容量のインピーダンスが小さくなるため負帰還量がゼロに近づき、反転入力端子が接地されているかのように見えます。この時、回路が開ループの時と同じ状態になり出力には開ループ利得倍された入力電圧が現れます。よって、出力端子での利得や位相特性は開ループ時の特性とほぼ等しくなります。

本シミュレーションで得られた直流利得は本来の直流利得ではなく,出力抵抗の影響を受けたものである.実際の直流利得A_0とシミュレーション値A_{0_{sim}}の関係は

A_{0_{sim}} = \frac{R_L}{R_L + r_o}A_0

である。但し,

R_L
負荷抵抗(20\mathrm{k}\Omega)
r_o
演算増幅器の出力抵抗(「出力抵抗」の項目を参照)

である。評価システム内で上記の関係式を用いて直流利得の値を修正しています。 直流利得の校正に便利ツールを使ってください。

位相余裕

評価する値
180^\circ−|単一利得帯域内の最大位相回転|
要件
45^\circ以上
回路構成と条件
eval2.gif
R_{F}=1\mathrm{T}\Omega,R_{L}=20\mathrm{k}\Omega,C_{F}=1\mathrm{mF}
シミュレーション方法

直流利得を求めるシミュレーションと同時に求めることが出来ます。



		  

ネットリストの説明は、「直流利得」を参照してください。

説明

一般的に位相余裕は

「開ループ利得が0\mathrm{dB}になった時周波数において出力電圧の位相回転が180^\circになるのに必要な位相」

と定義されています。この定義通りに求めるなら開ループ利得が0\mathrm{dB}になった周波数において出力電圧の位相を求め、180^\circからその分引いた値が位相余裕になります。しかし、この定義には大前提が存在します。それは、主要極以外の極および零点の影響が十分無視できることです。

過去のコンテストではこの定義通りの評価をしましたが応募作品の中で意図的に零点を挿入し、局地的に位相回転を戻すものがありました。それによって、一見して位相余裕のある演算増幅器に見えるがステップ応答の収束性が悪かったりします。位相余裕は演算増幅器の収束性を判断するためのパラメータなのでこれでは意味がありません。位相余裕の本来の意味に近づけるために本コンテストでは上記の独自の評価方法を用います。

利得帯域幅積

評価する値
  • 開ループ利得が0\mathrm{dB}になった周波数
  • 開ループ利得が直流利得の平方根(dBで半分)になった時の周波数と利得の積

のどちらか小さい方の値

要件
1\mathrm{MHz}以上
回路構成と条件
eval2.gif
R_{F}=1\mathrm{T}\Omega,R_{L}=20\mathrm{k}\Omega,C_{F}=1\mathrm{mF}
シミュレーション方法

利得帯域幅積は直流利得を求めるために行った小信号解析の結果から求めることが出来ます。



		  

ネットリストの説明は「直流利得」を参照してください。

説明

一般的に演算増幅器は開ループ利得が0\mathrm{dB}以上の周波数帯域において一つの極しか持たないように設計されています。この極を主要極(dominant pole)と言います。そのため演算増幅器の開ループ利得をボード線図上にプロットした際、主要極より高い周波数帯域で利得が-20\mathrm{dB}/decの傾きで減衰します。これは周波数が10倍になると利得が-20\mathrm{dB}(1/10)に減衰することを意味します。この時、任意の周波数とその周波数における演算増幅器の開ループ利得の積は一定となりそれを利得帯域幅積と呼びます。

主要極以外の極または零点が十分高い周波数にありその影響を無視できるなら演算増幅器の開ループ利得が0\mathrm{dB}になった時も同じ傾きを持っていると考えられます。よって、この場合、開ループ利得0\mathrm{dB}になった時の周波数は利得帯域幅積と等しくなります。ちなみに、直流から開ループ利得が0\mathrm{dB}になった周波数までの帯域を単一利得帯域幅(unity gain bandwidth)と言います。

入力換算雑音

評価する値
0.1\mathrm{Hz}から1\mathrm{MHz}までの入力換算雑音の積分値
要件
無し
回路構成と条件
eval1_3.gif
R_{1}=R_{2}=10\mathrm{k}\Omega

但し、帰還抵抗には熱雑音を生じない抵抗モデルを用います 。

シミュレーション方法

雑音の解析には.ACと.NOISEを併用して行いますが出力電圧節点と入力電圧源だけを指定するとシミュレータは雑音積分値を出力しません。入力換算雑音の積分値を出力するには下記のサンプルネットリストに書いてある通りに、出力節点と入力電圧源の指定の他にどのぐらいの周波数間隔で積分値を求めるかの設定を追加すればいいです。



		  
.MODEL nores R noise=0
熱雑音を持たない抵抗モデルを記述するための命令です。帰還抵抗にこのモデルを適応することで演算増幅器のみの雑音を評価できます。
.NOISE V(out) VIN 100
雑音解析を行うための命令です。VINは雑音を入力換算するための電圧原です。VINが雑音原となった時の換算雑音電圧が得られます。V(out)は出力節点の電圧であり、節点outに雑音電圧が出力されます。なお、行末に書いてある数字は積分値を出力するのに必要なものです。この数字が無いと、出力されるのは雑音電力スペクトラム密度です。.AC命令でDEC 100と設定しているので.NOISEでも同じ数字を記入します。そうすれば.ACで指定されたシミュレーション点をすべて使い、雑音の計算が行われます。出力されている積分値は指定されている周波数範囲(0.1\mathrm{Hz}-1\mathrm{MHz})の積分値となります。

スルーレート

評価する値
立ち上がりまたは立ち下がりスルーレートのどちらか小さい方(スルーレートの求め方は下記の説明を参照)
要件
0.1\mathrm{V}/\mu\mathrm{s}以上。但し、
  • スルーレート評価で検出される出力電圧波形の立ち上がりおよび立ち下がりがそれぞれ一つしか存在しない
  • 出力電圧は100\mu\mathrm{s}以内に収束し、収束した後の出力電圧が入力電圧の2.04倍以下(評価回路に利得が2倍の非反転増幅器を用いるため)
を満たさなければいけない。
回路構成と条件
eval1_3.gif
R_{1}=R_{2}=10\mathrm{k}\Omega

0\mathrm{V}を中心とし,上記図の評価回路が取り得る最大入力電圧振幅V_{AMP}を入力ステップ電圧の振幅とします。入力ステップ電圧原を以下のように設定してください。

立ち上がり

-V_{AMP}からV_{AMP}に変化するステップ電圧

立ち上がりの傾きが100\mathrm{V/ns}となるように立ち上がり時間を設定してください.

立ち下がり

V_{AMP}から-V_{AMP}に変化するステップ電圧

立ち下がりの傾きが-100\mathrm{V/ns}となるように立ち下がり時間を設定してください.

V_{AMP}の求め方
V_{SS}からV_{DD}まで変化する直流入力電圧に対して実際の出力電圧と理想出力電圧との誤差が5\%未満の入力電圧範囲を求めます。得られた入力電圧範囲内で0\mathrm{V}を中心として取り得る最大入力電圧振幅をV_{AMP}とします。詳細はPDFファイルをご覧ください。
シミュレーション方法

スルーレートの評価は.TRANを用いた過渡解析で行います。この時、入力電圧には立ち上がりもしくは立ち下がりの単一ステップ電圧を用います。Hspiceには単一ステップ電圧素子はありませんのでオン時間の長いパルス電圧で代用します。回路の出力が収束するのに十分な時間を確保出来るようにパルスの長さを決めます。サンプルのネットリストでは200\mu\mathrm{s}としていますが、回路がもっと早く収束すれば短く設定することも出来ます。

説明

スルーレートの求め方はいくつかありますが本コンテストでは

SR_1 = \left.\frac{dV_{out}}{dt}\right|_{V_{out}=0.9V_{AMP-}}
SR_2 = \left.\frac{dV_{out}}{dt}\right|_{V_{out}=0}
SR_3 = \left.\frac{dV_{out}}{dt}\right|_{V_{out}=0.9V_{AMP+}}

の3点で求めた値の平均値と定義します。但し、V_{AMP+}およびV_{AMP-}はそれぞれ出力電圧が収束した後の正側と負側の電圧です。下記図の例では

SR = \frac{SR_1 + SR_2 + SR_3}{3}

と求められます。立ち上がりと立ち下がりで小さい方の値をスルーレートとして評価します。

sr2.gif

全高調波歪

評価する値
下記図の回路およびシミュレーション条件における出力電圧の全高調波歪
要件
1\%以下
回路構成と条件
eval1_3.gif
R_{1}=R_{2}=10\mathrm{k}\Omega
  • 電源電圧をそれぞれ0\mathrm{V}からV_{DD}および0\mathrm{V}からV_{SS}へと変化するステップ入力
  • 入力電圧は周波数が100\mathrm{Hz},振幅が2.5\mathrm{mV}の正弦波とし,電源電圧のステップが変化しはじめてから1\mathrm{ms}後に加える
シミュレーション方法

全高調波歪の評価は.TRANと.FOURを用いた過渡解析で行います.



		  
.TRAN 10n 1.001 START='1.001-10m
過渡解析の設定です。時間ステップが10nsで1.001までのシミュレーションを実行します。STARTはデータを出力する開始時間を設定します。上記の場合はシミュレーション終了時間の10ms間前のデータのみを出力します。入力正弦波の周波数は100\mathrm{Hz}なので、ちょうど1周期分データとなります。
.FOUR 100 V(out)
全高調波歪の解析設定です。上記の設定では基本波を100\mathrm{Hz}として、出力電圧V(out)の全高調波歪を求めます。
説明

全高調波歪は回路の出力が定常状態なっているところで評価しています.サンプルネットリストでは1秒までの過渡解析を行っています.これは100\mathrm{Hz}の正弦波を100波取り込んだことになりますが,最後の1波(10m秒)の結果だけを出力します.全高調波歪を評価するためには基本波の1波分のデータがあれば十分だからです.重要なのが1波分のデータポイント数です.データポイントをたくさん取れば取る程計算精度がよくなりますが一般的に基本波の周期の1/100の間隔でデータを出力すればいいと言われています.要するに1波当たりに100ポイントのデータがあればいいということになります.これは.FOURは第9次までの高調波しか計算しないからです.サンプルのネットリストでは1波当たり1000点のデータポイントを取っています.

同相除去比

評価する値
0.1\mathrm{Hz}10\mathrm{GHz}までの周波数における同相除去比の最大値
要件
40\mathrm{dB}以上
回路構成と条件
eval3.gif
R_{F}=1\mathrm{T}\Omega,R_{L}=20\mathrm{k}\Omega,C_{F}=1\mathrm{mF}
シミュレーション方法

上記回路図に示すように同相除去比を評価するための回路は開ループ利得を求めるための回路に同相利得を求めるための回路を追加した構成になります。



		  
.MEAS AC cmrr MAX VDB(od,oc) FROM=0.1 TO=10G

VDB(od,oc)は差動利得VDB(od)と同相利得VDB(oc)の差を出力します。デシベル値の差なので実際は両者の比を取ることになります。上記の命令は0.1\mathrm{Hz}-10\mathrm{GHz}の周波数における最大値を変数cmrrに代入します。

説明

同相利得を求めるための回路には演算増幅回路の入力端子の間に大きな容量を接続し、反転入力端子と出力端子の間に大きな帰還抵抗を接続します。直流では容量が開放となるため1\mathrm{T}\Omegaによって演算増幅器に負帰還がかかり、バイアス状態が決定されます。入力周波数が高くなるにつれて容量のインピーダンスが小さくなり演算増幅器の入力端子が短絡される状態になります。また、帰還抵抗が大きな抵抗値を持つため、周波数が高くなると入力端子と出力端子が開放される状態になり入力端子の電位が同じように変動する(同相入力)際の出力電圧が見られます。この出力電圧と入力電圧の比を同相利得A_cと言い

A_c = \frac{V_{oc}}{V_{in}}

と定義します。一方、演算増幅器の開ループ利得は差動利得A_dと言い

A_d = \frac{V_{od}}{V_{in}}

で与えられます。同相除去比CMRRは

CMRR = \frac{A_d}{A_c} = \frac{V_{od}}{V_{oc}}

と求められます。

電源電圧変動除去比

評価する値
V_{DD}またはV_{SS}側の0.1\mathrm{Hz}における電源電圧変動除去比のどちらか小さい方
要件
40\mathrm{dB}以上
回路構成と条件
eval6_3.gif
R_{F}=1\mathrm{T}\Omega,R_{L}=20\mathrm{k}\Omega,C_{F}=1\mathrm{mF}
シミュレーション方法

PSRRのシミュレーションは.ACを用いた小信号解析で行います。電源と演算増幅器の電源端子の間に小信号電圧源を挿入し、入力端子を接地した上で、出力電圧を観測します。この際、V_{DD}V_{SS}の両方に同時に小信号源を挿入してはいけません。



		  
.MEAS AC pd FIND VDB(od,odd) AT=0.1

.MEAS AC ps FIND VDB(od,oss) AT=0.1
0.1\mathrm{Hz}おけるV_{DD}およびV_{SS}側のPSRRを求めるための命令です。それぞれの値を変数pdおよびpsに格納します。
.MEAS AC psrr PARAM='min(pd,ps)' AT=0.1
pdおよびpsの小さい方の値を変数psrrに格納します。

同相入力範囲

評価する値
出力電圧の誤差が5\%以下の入力電圧範囲
要件
0\mathrm{V}を中心とする同相入力が正負電源電圧の5\%以上
回路構成と条件
eval7.gif
R_{1}=R_{3}=R_{4}=10\mathrm{k}\Omega,R_{2}=R_{L}=20\mathrm{k}\Omega,A_{1}=10
シミュレーション方法

同相入力範囲は.DC命令を用いた直流解析で求めます。

説明

演算増幅器は多くの場合、負帰還を掛けて使用します。この際、入力端子間は仮想短絡となり同電位になります。特に、非反転入力端子が接地されている場合反転入力端子の電位も接地電位と等しくなります。この状態を仮想接地と言います。

一方、正相増幅器を構成する場合、演算増幅器の両入力端子は入力電圧に追従するため入力できる電圧は演算増幅器の同相入力電圧範囲で決まります。同相入力電圧範囲を求めるには演算増幅器の両入力端子が接地されていない構成を使います。しかし、正相増幅回路用いると、広い入力範囲を有する演算増幅器の場合、同相入力電圧範囲が検出される前に出力電圧が飽和してしまい正しく評価出来ません。

正しく評価を行うためには回路の利得をなるべく小さくする必要がありますが小さすぎると出力電圧の誤差が大きくなってしまい、検出条件である誤差5\%以内を満たすことが困難です。そこで、評価する演算増幅器の後ろに利得が10倍の理想増幅回路(電圧制御電圧源)を接続し出力電圧を大きくします。上記回路では回路の利得が-0.5倍となっていて、入力電圧は電源電圧の2倍で変化しているため出力電圧は電源電圧まで変化します。一方、評価する演算増幅回路の出力電圧は、10倍の増幅器より、電源電圧の1/10にまでしか変化しません。これは出力電圧の要件に等しい値であり、出力段の特性が評価に影響しないための工夫です。演算増幅器の入力端子の同相電圧は入力電圧の半分なので、この場合は電源電圧まで変動することになります。

同相入力範囲は出力電圧の誤差(理論値とシミュレーション値との差)で評価しますが、演算増幅器がオフセットを持つとそのオフセットが出力に現れ誤差として見えてしまいます。その影響を排除するためにシミュレーションから得られた出力電圧からオフセット電圧を引いたものを用いて

1 - \frac{\left|V_{out} - V_{OS}\right|}{GV_{in}} < 0.05

を満たす入力電圧を求めます。この時に得られた最大と最小入力電圧をV_{in_{max}}V_{in_{min}}とした場合、同相入力電圧範囲V_{cmr}

V_{cmr} = 0.5\left(V_{in_{max}} - V_{in_{min}}\right)

と求められます。最後に同相入力範囲CMRは

CMR = \frac{V_{cmr}}{V_{DD} - V_{SS}}\times 100\%

と評価します。

出力電圧範囲

評価する値
出力電圧の誤差が5\%以下になる出力電圧範囲
要件
0\mathrm{V}を中心とする出力電圧が正負電源電圧の5\%以上
回路構成と条件
eval5_3.gif
R_{1}=R_{2}=20\mathrm{k}\Omega
シミュレーション方法

出力電圧範囲は.DC命令を用いた直流解析でシミュレーションします。

説明

出力電圧範囲は演算増幅器の入力端子が接地電位に固定されているような構成を使えば評価出来ます。最も簡単なのは反転増幅回路を用いる方法です。評価回路では利得が−1倍の反単増幅器を用います。演算増幅器がオフセット電圧を持つとそれが出力電圧の誤差として現れてしまいます。この項目で評価する出力電圧はオフセット分を除いたものなので

1 - \frac{\left|V_{out} - V_{OS}\right|}{V_{in}} < 0.05

を満たす出力電圧範囲V_{or}を求めます。最後に出力電圧範囲OVRは

OVR = \frac{V_{or}}{V_{DD} - V_{SS}}\times 100\%

として評価します。

占有面積

評価する値
MOSトランジスタと抵抗、容量の総面積
要件
1\mathrm{mm}^2以下
評価方法

面積を求める時は便利ツールを使ってください。 各素子の面積を下記のように計算します。

MOSトランジスタ

ゲート面積
チャネル幅×チャネル長
ドレイン面積
チャネル幅\times 0.6\mu\mathrm{m}
ソース面積
チャネル幅\times 0.6\mu\mathrm{m}

以上の総和をMOSトランジスタの面積とします。

抵抗

シート抵抗を50\Omega/□として計算します。但し、シートサイズを0.4\mu\mathrm{m}\times0.4\mu\mathrm{m}とします。抵抗値をRとすると、その面積A_R

A_R = \frac{R}{50\Omega}\times 0.4\mu\mathrm{m}\times 0.4\mu\mathrm{m}

と求められます。

また、抵抗値が50\Omegaの整数倍ではない場合は単位抵抗を並列に接続し実現すると仮定します。例えば141\Omegaの抵抗は

 141\Omega = 100\Omega + 25\Omega + 10\Omega + 5\Omega + 1\Omega

の抵抗で実現され、

100\Omega
50\Omegaを2個直列
25\Omega
50\Omegaを2個並列
10\Omega
50\Omegaを5個並列
5\Omega
50\Omegaを10個並列
1\Omega
50\Omegaを50個並列

と計算されます。よって、必要な単位抵抗数は69個となり、占有面積は

A_R = 69\times 0.4\mu\mathrm{m}\times 0.4\mu\mathrm{m}

と求められます。

容量

単位面積容量を1\mathrm{fF}/{\mu\mathrm{m}}^2として計算します。例えば容量値をCとした場合、その面積A_C

A_C = \frac{C}{1\mathrm{fF}}\mu\mathrm{m}^2

と求められます。

ネットリストの作成

ネットリストについては以下に制限と注意事項を記載します。下記項目を満足していないネットリストは投稿できないまたは正しく評価されないのでご注意ください。

  • 使用できる素子はMOSトランジスタと抵抗、容量のみです。
  • NMOSトランジスタのバルク端子は必ずV_{SS}に接続して下さい。
  • サブサーキットの端子の順番は、下記サンプルネットリスト通りに書いてください。
  • ネットリストは必ず半角英数字で書いてください。
  • 演算増幅器を記載するサブサーキット内でコマンド行(「.」ピリオドで始まる行)の記述は不可とします。
  • 各ネットリストに定義できるサブサーキットは一つのみです。
  • 二つ以上のサブサーキットの記述は不可とします。


	      

回路図の作成

審査において、現実的な設計がなされているかを判断するために回路図を参照する場合があります。評価項目に表れない特性感度など、回路構成によって保証される信頼性を評価するための重要な選定資料となることから、以下の点に注意して回路図を描画してください。

  • ネットリストと回路図が一致していること
  • 回路素子の種類とそれらの相互接続を明確に示していること
  • 背景は白とし、回路図が鮮明であること
  • 正確な回路構成の理解を阻む不必要な点や線がないこと
  • 入出力端子や電源端子などにレベルを付けること
  • 外部の回路との接続に使う節点を端子記号で明示すること

上記を満足していない回路図が提出されると,回路が審査対象から除外されることがあります.

回路図は審査時にA4サイズの紙に印刷して「素子の接続」や「素子値」を確認するため等に用います。回路図からそれらの情報が読み取れない場合、審査対象から除外されることがあります。

デザイン部門

デザイン部門の評価項目に関してはデザイン部門概要をご覧ください。